Quina diferència hi ha entre CISC i RISC?


Resposta 1:

El RISC generalment és "load-store" als registres. Generalment s’utilitzen tres registres com ADD R1 = R2 + R3, la càrrega i l’emmagatzematge poden o no ser una excepció amb només dos registres utilitzats en una instrucció.

CISC generalment permet el càlcul amb valors provinents d’adreces de memòria, sense necessitat d’introduir-los primer als registres. També podria tenir modes d'adreçament més (complexos), que permeten registrar un a més registres per a la generació d'adreces.

El CISC generalment és de dos operandes, per exemple, l’ADD té el mateix registre (o adreça de memòria) que s’utilitza per a la destinació, però també s’utilitza per a una de les fonts.

Això solia ser una gran cosa, i el disc dur i el CISC RISC utilitzen un codi postal.

Ara, la microarquitectura per a CISC, com a mínim x86 (si no tots els CISC que s’utilitzen, és a dir, els fotogrames principals d’IBM són els únics altres CISC supervivents; els microcontroladors poden ser una excepció) desglossen les instruccions sobre microops (operacions com a micro / RISC) que poden programar fora de -ordre a diferència del microcodi original.

El RISC pot fins i tot fer-ho, per exemple, un ARM més recent (no en un principi), de manera que les diferències són menys del que abans.

L’ARM original no tenia cap instrucció de divisió sencera ja que era massa complexa, i molt menys, qualsevol cosa en punt flotant. Ara la reduïda [complexitat] de R en RISC s'aplica menys perquè el punt flotant és inherentment complex i totes les CPU RISC principals admeten fins i tot les instruccions d'arrel quadrada i de trigonometria.


Resposta 2:

CISC està optimitzat per fer el màxim de treball possible a partir d’una mida d’instrucció determinada. Això és degut a que les CPU no tenien memòria cau en aquell moment, i llegir les instruccions de la memòria requeriria diversos cicles, de manera que una instrucció complexa amb molts canvis d’estat no era un problema sempre que fos compacta.

RISC està optimitzat per a CPUs que * do * tenen una memòria cau d’instruccions i això canvia el coll d’ampolla: les memòries cau us poden proporcionar 64 i 128 bits de dades cada cicle, sempre que estiguin alineats. De sobte, podeu executar una o fins i tot 2 instruccions per cicle sempre que no hi hagi cap dependència, de manera que les instruccions netes que només provoquen un canvi d’estat només es facin més ràpides.


Resposta 3:

CISC està optimitzat per fer el màxim de treball possible a partir d’una mida d’instrucció determinada. Això és degut a que les CPU no tenien memòria cau en aquell moment, i llegir les instruccions de la memòria requeriria diversos cicles, de manera que una instrucció complexa amb molts canvis d’estat no era un problema sempre que fos compacta.

RISC està optimitzat per a CPUs que * do * tenen una memòria cau d’instruccions i això canvia el coll d’ampolla: les memòries cau us poden proporcionar 64 i 128 bits de dades cada cicle, sempre que estiguin alineats. De sobte, podeu executar una o fins i tot 2 instruccions per cicle sempre que no hi hagi cap dependència, de manera que les instruccions netes que només provoquen un canvi d’estat només es facin més ràpides.